طراحی و بهینه سازی سلول sram

در این سال ها با افزایش کاربرد های موبایل، پزشکی و فضایی، تقاضای تهاجمی برای کاهش مصرف انرژی و بهبود قابلیت اطمینان سیستم های نیمه-هادی به سرعت مورد توجه قرار گرفته است. در اکثر تحقیق های اخیر، توان یکی از بحرانی ترین محدودیت ها است. یکی از موثرترین روش ها برای کاهش فوق العاده توان مصرفی در قطعات نیمه هادی، استفاده از ولتاژ منبع پایین تری است. اگر ولتاژ منبع کاهش یابد، توان استاتیکی و دینامیکی کاهش پیدا می کند. دسترسی به توان فوق العاده پایین در ترانزیستور های cmos با کم کردن vdd در حدود زیرآستانه امکان پذیر است. اگرچه، وقتی ولتاژ منبع در حد زیر آستانه کاهش پیدا کند sram شش ترانزیستوری متعارف به کاهش قابل توجهی در حاشیه نویز استاتیکی مواجه می شود و در حالیکه منطق آن به خوبی کار می کند با کاهش سرعت روبرو می شود. بنابراین به منظور پیاده سازی توان فوق العاده کم، طراحی حافظه هایی مانند sram در ناحیه زیر آستانه است که در این امر می توان به مدارات ورما، زیا، چنگ و کیم اشاره کرد. در طراحی sram جنبه های زیادی وجود دارد مثلاً اندازه ای که یک سلول احاطه می کند، حاشیه نویز استاتیکی (snm)، مدل ولتاژ نگهداری داده (drv)، توان مصرفی در طی عملکردهای مختلف و همچنین تأخیر خواندن و نوشتن است که باید مورد بررسی قرار بگیرند. در این پروژه چهار ساختار مختلف پیشنهاد شده است. ساختار اول ساختار چهار ترانزیستوری است. در یک شرایط یکسان می توان گفت که ساختار پیشنهادی علاوه بر اینکه از دو ترانزیستور کمتر استفاده کرده است دارای توان، تأخیر خواندن و نوشتن و همچنین جریان نشتی کمتری در مقایسه با سلول متعارف می باشد. ساختار بعدی ساختار نه ترانزیستوری می باشد که در این ساختار با جدا کردن عملکرد خواندن و نوشتن حاشیه نویز استاتیکی بالایی دارد و همچنین در vdd برابر v3/0 بایاس شده است و همچنین به دلیل استفاده از تکنیک svl دارای توان مصرفی کمتری است. ساختارهای بعدی که شامل ده و یازده ترانزیستور است با استفاده از تکنیک جدا کردن عملکرد خواندن و نوشتن حاشیه نویز استاتیکی بالایی را می توان به وجود آورد. همچنین در طی عملکرد خواندن با بالا نگه داشتن گره خواندن در سلول های غیر دسترس می توان جریان نشتی کمتری داشت که این امر باعث می شود که سلول های بیشتری را در خط bitline قرار داد. بنابراین، می توان حافظه بزرگتری را به وجود آورد. قابل ذکر است که این دو ساختار به ترتیب در vdd برابر با v32/0 و v27/0 بایاس شده است. تمام شبیه سازی ها توسط نرم افزار hspice با تکنولوژی nm130 انجام شده است.